CMOS可靠性测试新趋势：脉冲技术如何助力AI、5G、HPC？
 

概述

在研究半导体电荷捕获和退化行为时，交流或脉冲应力作为典型的应力测试的补充方法，展现出其独特的价值。NBTI（负偏置温度不稳定性）和TDDB（随时间变化的介电击穿）试验包含应力/测量循环，通常使用的应力电压是直流信号，因其更容易映射到器件模型中。然而，结合脉冲应力测试能提供额外数据，有助于更深入地理解依赖频率电路的器件性能。
传统上，直流应力和测量技术广泛用于表征CMOS晶体管的可靠性，如沟道热载流子注入（HCI）和时间依赖性介电击穿（TDDB）引起的退化。但随着新材料和结构的应用，可靠性测试的性质不断发展，如金属氧化物半导体场效应晶体管（PMOSFET）和高κ材料器件中的电荷捕获现象，这些都对评估新过程的可靠性产生重大影响。此外，评估实际运行中电路的可靠性变得越来越重要，这些电路中多个设备动态地打开和关闭。
 

新材料与动态可靠性测试

新材料和结构的使用促使人们更加关注动态可靠性测试。在可靠性测试器件中引入脉冲或交流应力，以及在测量过程中使用脉冲来表征应力引起的界面退化，成为当前研究的热点。研究发现，电压应力随时间导致的界面退化或界面陷阱密度增加，是HCI、NBTI等器件可靠性问题以及高κ材料可靠性的关键因素。电荷泵技术在现有的直流表征测试中添加界面陷阱监测，对于理解这些新的可靠性问题非常有用。
 

脉冲表征与电荷泵技术

电荷泵（CP）和同时进行C-V（高频和准静态C-V的结合）测量是表征MOS器件中界面陷阱态密度的常用方法。随着晶体管尺寸缩小，栅氧化物变薄，准静态C-V对于小于3-4nm的氧化物变得不现实，因此同时C-V不适合新的高κ材料的界面陷阱表征。CP技术成为理解栅叠加行为的重要工具，特别是随着高κ薄膜在晶体管栅中的广泛应用。CP表征了界面和电荷捕获现象，其结果的变化可用于确定由直流或脉冲应力引起的退化量，如HCI、NBTI和TDDB。
 

BTI与TDDB的脉冲应力测试

BTI（包括NBTI和PBTI）和TDDB的测试方法相似，包括应力和测量间隔，其中一个用高电压施加压力，交替进行测量以确定退化量。NBTI在PMOSFET测试中日益重要，是一种栅极-通道界面变化导致PMOS器件性能退化的现象。与传统的HCI测试不同，NBTI测试在应力消除后会出现弛豫现象，这对传统的应力和测量技术提出了挑战。直流应力电压无法准确表示器件在真实电路中所承受的应力，因为晶体管不工作时大多数器件会经历弛豫。脉冲应力技术通过模拟电路内器件的动态性能，提供了更好的解决方案。
 

脉冲应力的优势

脉冲应力对器件施加动态信号，更接近频率相关的电路行为。在脉冲应力期间，应力被中断，退化部分恢复，这有助于更准确地评估器件的寿命。同时，脉冲应力技术还适用于研究单个器件及数字电路的动态行为，如NBTI和TDDB。
 

结论

脉冲电压为研究高κ薄膜的固有材料、界面和可靠性性能提供了关键能力。与直流或脉冲应力结合使用，CP技术可以研究电荷捕获以及在高κ-Si界面和高κ薄膜内的新电荷产生。脉冲应力技术提供了一种更好的应力方法，模拟电路内器件所看到的实际应力，对各种器件的可靠性测试都很有用。此外，它补充了传统的直流技术，以提供更全面的器件可靠性行为表征。我司有各种型号数字万用表及配件，欢迎各位朋友来电咨询。